鉅大鋰電 | 點擊量:0次 | 2019年12月27日
FPGA電源的電源類型及配電結構
一、FPGA使用的電源類型
FPGA電源要求輸出電壓范圍從1.2V到5V,輸出電流范圍從數十毫安到數安培。可用三種電源:低壓差(LDO)線性穩壓器、開關式DC-DC穩壓器和開關式電源模塊。最終選擇何種電源取決于系統、系統預算和上市時間要求。如果電路板空間是首要考慮因素,低輸出噪聲十分重要,或者系統要求對輸入電壓變化和負載瞬變做出快速響應,則應使用LDO穩壓器。LDO功效比較低(因為是線性穩壓器),只能提供中低輸出電流。輸入電容通常可以降低LDO輸入端的電感和噪聲。LDO輸出端也需要電容,用來處理系統瞬變,并保持系統穩定性。也可以使用雙輸出LDO,同時為VCCINT和VCCO供電。如果在設計中效率至關重要,并且系統要求高輸出電流,則開關式穩壓器占優勢。開關電源的功效比高于LDO,但其開關電路會增加輸出噪聲。與LDO不同,開關式穩壓器需利用電感來實現DC-DC轉換。
二、FPGA的特殊電源要求為確保正確上電,內核電壓VCCINT的緩升時間必須在制造商規定的范圍內。對于一些FPGA,由于VCCINT會在晶體管閾值導通前停留更多時間,因此過長的緩升時間可能會導致啟動電流持續較長時間。如果電源向FPGA提供大電流,則較長的上電緩升時間會引起熱應力。ADI公司的DC-DC穩壓器提供可調軟啟動,緩升時間可以通過外部電容進行控制。緩升時間典型值在20ms至100ms范圍內。許多FPGA沒有時序控制要求,因此VCCINT、VCCO和VCCAUX可以同時上電。如果這一點無法實現,上電電流可以稍高。時序要求依具體FPGA而異。對于一些FPGA,必須同時給VCCINT和VCCO供電。對于另一些FPGA,這些電源可按任何順序接通。多數情況下,先給VCCINT后給VCCO供電是一種較好的做法。當VCCINT在0.6V至0.8V范圍內時,某些FPGA系列會產生上電涌入電流。在此期間,電源轉換器持續供電。這種應用中,因為器件需通過降低輸出電壓來限制電流,所以不推薦使用返送電流限制。但在限流電源解決方案中,一旦限流電源所供電的電路電流超過設定的額定電流,電源就會將該電流限制在額定值以下。
三、FPGA配電結構
1.集中式電源結構對于高速、高密度FPGA器件,保持良好的信號完整性對于實現可靠、可重復的設計十分關鍵。適當的電源旁路和去耦可以改善整體信號完整性。如果去耦不充分,邏輯轉換將會影響電源和地電壓,導致器件工作不正常。此外,采用分布式電源結構也是一種主要解決方案,給FPGA供電時可以將電源電壓偏移降至最低。在傳統電源結構中,AC/DC或DC/DC轉換器位于一個地方,并提供多個輸出電壓,在整個系統內分配。這種設計稱為集中式電源結構(CPA),見圖1。以高電流分配低電壓時,銅線或PCB軌道會產生嚴重的電阻損耗,CPA就會發生問題。集中式電源結構圖1集中式電源結構
2.分布式電源結構CPA的替代方案是分布式電源結構(DPA),見圖2。采用DPA時,整個系統內僅分配一個半穩壓的DC電壓,各DC/DC轉換器(線性或開關式)與各負載相鄰。DPA中,DC/DC轉換器與負載(例如FPGA)之間的距離近得多,因而線路電阻和配線電感引起的電壓下降得以減小。這種為負載提供本地電源的方法稱為負載點(POL)。分布式電源結構圖2分布式電源結構
上一篇:數字電源與模擬電源的優劣解析










