高效能的嵌入式系統電源電路設計一般比較復雜，設計人員在設計獨特的多重電壓級時需滿足精準的電壓、電流、紋波、噪聲濾波、同步化、軟啟動和電源分隔等要求。本文根據硬件設計大俠在一些嵌入式系統電源電路設計技巧，整理出嵌入式系統電源設計秘籍，9大電壓轉換訣竅!奉獻給EEpW網友們，在嵌入式電源電路的設計中好好把握，也讓大家節省設計所需的寶貴時間。

1.高瞻遠矚，需細思量：FpGA系統，DSp系統，包括現在風頭正勁的ARM為主的32位微處理器嵌入式系統都是多電源低電壓供電。此外，關于采用電池供電的便攜式嵌入式系統的電源來說，還要有電源管理的考慮。

嵌入式系統電源設計的好壞直接決定了系統設計的成敗。出現電源設計問題的原因一方面是由于設計者硬件設計相關經驗不足;另一方面是集成穩壓芯片品種繁多、手冊說明不規范，特別是有些廠商LDO,以及DC-DC轉換器的說明使用，讓人似懂非懂。

2.知己知彼，掌握秘籍：

嵌入式系統電源一般有這么幾種類型的電源引腳：用于向內核供電，一般為3.3V，1.8V;分別給pLL、振蕩器、復位電路，包括ADC部分供電，一般為3.3V，2.5V，2.0V，1.8V，1.5V，1.2V等;分別用于給外設I/O口線、USB收發器以及外部總線接口I/O口線供電，一般為3.3V，2.5V,1.8V等。系統的鍵盤、顯示電路的供電電壓要+5V電源。通過對整個控制系統的控制要求和性能進行分析，一般系統的負載電流大約為3A以上，一般的系統要使用至少3組以上的電源供電。

隨著尺寸的減小，晶體管擊穿電壓變得更低，最終，當擊穿電壓低于電源電壓時，就要求減小電源電壓。因此，隨著速度的提高和復雜程度的上升，關于高密度器件而言，不可防止的后果就是電源電壓將從5V降至3.3V，甚至1.8V，1.2V等。

因此，作為系統電源設計人員，面對著連接5V和3.3V，1.8V等電壓轉換的的任務。這個任務不僅包括邏輯電平轉換，同時還包括為3.3V系統供電、轉換模擬信號使之跨越1.2V/1.8V/3.3V/5V的障礙。

秘籍：看懂下面的圖1，神馬多嵌入式電源電壓轉換就是浮云!

圖1：不同電壓電平轉換的閥值

圖1顯示了不同電源電壓和器件技術的閾值電平。為了成功連接兩個器件，必須符合以下要求：

①.驅動器的VOH必須高于接收器的VIH。

②.驅動器的VOL必須低于接收器的VIL。

③.驅動器的輸出電壓不得超過接收器的I/O電壓容差。

3.九大訣竅，分而治之：

①5V至3.3V轉換完全可以用LDO穩壓器解決

假如電路負載電流不大對效率無要求的設計，可以使用簡單穩定的線性穩壓器。假如電流需求較高的話，可能就要開關穩壓器解決方法。對成本敏感的應用，也可能要簡單的分立式二極管穩壓器。圖2：幾種電源性能比較

標準三端線性穩壓器的壓差通常是2.0-3.0V。要把5V可靠地轉換為3.3V，壓差為幾百個毫伏的低壓降(LowDropout，LDO)穩壓器，是此類應用的理想選擇。LDO內部由四個重要部分組成：1.導通晶體管2.帶隙參考源3.運算放大器4.反饋電阻分壓器。

訣竅：在選擇LDO時，重要的是要了解如何區分各種LDO。器件的靜態電流、封裝大小和型號是重要的器件參數。根據具體應用來確定各種參數，將會得到最優的設計。如下圖采用LM1117-3.3V(AMS1117)供電

圖3：低壓差LDO的5V到3.3V的典型運用